Организация и архитектура ЭВМ. Вычислительные системы

Description

В учебном пособии излагаются элементы общей теории и эволюции разработки компьютерной архитектуры и рассматриваются вопросы организации компьютерной структуры различных систем на определенных уровнях. Описываются принципы и способы управления ресурсами компонентов и компьютера и варианты их реализации. Учебное пособие предназначено для учащихся, обучающихся по специальностям среднего профессионального образования «Прикладная математика и информатика», «Информационные системы» и «Организация и технология защиты информации», изучающих курсы профессионального учебного цикла «Архитектура ЭВМ и систем», «Организация ЭВМ и вычислительных систем» и т. п., в качестве основной литературы. Пособие может быть интересно аспирантам и преподавателям, чья деятельность связана с теоретическими и прикладными аспектами моделирования и управления аппаратными ресурсами и электроникой. ВВЕДЕНИЕ 1. ОРГАНИЗАЦИЯ КОМПЬЮТЕРНОЙ СТРУКТУРЫ 1.1. Языки, уровни и виртуальные машины 1.2. Актуальные многоуровневые комплексы 1.3. Эволюция многоуровневых систем 2. ЛОГИЧЕСКАЯ ОРГАНИЗАЦИЯ ПРОЦЕССОРОВ 2.1. Устройство центрального процессорного модуля 2.1.1. Выполнение команд 2.1.2. RISC и CISC 2.1.3. Принципы разработки современных компьютеров 2.1.4. Параллелизм на уровне команд 2.1.5. Конвейеры 2.2. Суперскалярная архитектура 2.2.1. Основная память: бит и адрес 2.2.2. Код с исправлением ошибок 2.2.3. Кэш-память 3. ЦИФРОВАЯ ЛОГИКА 3.1. Вентили, булева алгебра и их реализация 3.1.1. Вентили 3.1.2. Булева алгебра 3.1.3. Реализация булевых функций 3.1.4. Эквивалентность схем 3.2. Тактовые генераторы 3.3. Архитектура памяти 3.3.1. Триггеры (flip-flops) 3.3.2. Регистры 3.3.3. Организация памяти 4. ЭЛЕКТРОНИКА ПРОЦЕССОРОВ И ШИН 4.1. Электронные микросхемы процессоров 4.2. Соединитель — шина 4.2.1. Ширина шины 4.2.2. Арбитраж шины 4.2.3. Примеры шин 4.2.4. Шина ISA 4.2.5. Шина PCI 4.2.6. Шина USB 4.3. Средства сопряжения схем 4.3.1. Микросхемы ввода-вывода 4.3.2. Микросхемы PIO 4.3.3. Декодирование адреса 5. АРХИТЕКТУРА СИСТЕМЫ КОМАНД 5.1. Общий обзор уровня архитектуры команд 5.1.1. Свойства уровня команд 5.2. Адресация и спецификация команд 5.3. Способы адресации данных 5.3.1. Непосредственная адресация 5.3.2. Прямая адресация 5.3.3. Регистровая адресация 5.3.4. Косвенная регистровая адресация 5.3.5. Индексная адресация 5.3.6. Относительная индексная адресация 5.3.7. Стековая адресация 6. ОПЕРАЦИОННАЯ СИСТЕМА КОМПЬЮТЕРА 6.1. Технология виртуальной памяти 6.1.1. Страничная организация памяти 6.1.2. Вызов страниц по требованию и рабочее множество 6.1.3. Политика замещения страниц 6.1.4. Размер страниц и фрагментация 6.1.5. Сегментация 6.1.6. Виртуальная память и кэширование 7. ПАРАЛЛЕЛЬНЫЕ АРХИТЕКТУРЫ 7.1. Аспекты разработки параллельных систем 7.2. Информационные модели параллелизма 7.2.1. Мультипроцессоры 7.2.2. Мультикомпьютеры 7.3. Технология сетей межсоединений 7.3.1. Топология 7.3.2. Коммутация 7.4. Производительность параллельных систем 7.4.1. Метрика аппаратного обеспечения 7.4.2. Метрика программного обеспечения 7.5. Классификация компьютеров параллельного действия ЗАКЛЮЧЕНИЕ БИБЛИОГРАФИЧЕСКИЙ СПИСОК